en : integrated circuit

略 : IC

数十から数百のトランジスタを 1 チップにまとめて接続したもの

やがて、トランジスタ数は数百万の規模になった → そのような規模の集積回路を超大規模集積回路 (VLSI)

規模によってクラス分けされている

しばしば CMOS (相補型金属酸化膜半導体) 技術が使われる

生産方法

チップの製造はシリコンから : シリコン結晶インゴット

インゴットを薄切りにしてウェハーに

ウェハーに化学物質でパターンを形成して、トランジスタと導体と絶縁体を作成

ウェハー自体の傷やパターン形成工程での傷ができた領域は不良品

そのような欠陥 (defect) があるため、完全なウェハー製造は事実上不可能

ウェハー上に多くのダイ (俗にいうチップ) になるものを形成して切り出す

ウェハー上のダイのうちの良品の割合を歩留まり (yield) という

ダイのサイズが大きくなると集積回路のコストが急上昇

理由 2 つ : 歩留まりが下がる、ウェハーあたりのダイの数が少なくなる

対応 : トランジスタと配線の両方を小さくした次世代プロセスを使用

2012 年に代表的なプロセスは 32 nm プロセス (ダイ上の最小のトランジスタが 32 nm)

参考文献